IC設計創意(3443-TW)今日宣布，其DDR4 IP已採用台積電16nm FinFET(16FF) 製程技術，並成功通過晶片驗證，成為創意第一個採用台積電(2330-TW)16nm FinFET製程技術生產之IP。
創意指出，全新16奈米DDR4 PHY IP，運作速度高達每秒 3.2 Gbps，比DDR3 IP提高50%，且同一速度功耗降低25 %，此IP完全發揮台積電16奈米製程優勢，外部迴路測試上(external loopback)達到3.5Gbps的高速，並且以2.7Gbps的高速成功讀寫2.4Gbps 規格的DDR4 DRAM。
此IP與DDR4 DRAM連接時，在同一速度下，相較於同一規格採用28nm製程生產的DDR3 IP，可降低 40%核心功耗。
創意指出，16奈米DDR4 IP 的成果，已在今年台積電北美技術研討會(TSMC North America Technology Symposium)上首度亮相。
創意16奈米DDR4 IP內建PHY自動訓練模式，容易啟動、可節省驗證時間且可使資料擷取定位(data strobe positioning)達最佳化；此測試晶片(test chip)是採用日月光(2311)的覆晶封裝(FCBGA)技術，以及南電製造的增層覆晶載板(multi-layer build up substrate)，新IP未來可運用在各種高速網路架構與伺服器應用。
創意總裁賴俊豪表示，此16奈米DDR4 IP代表設計上的突破，是目前創意採用台積電16奈米製程技術最快速的IP，也代表先進技術設計人員能夠儘快展開新一代裝置設計工作的絕佳良機。
